近日，日本高端芯片制造商Rapidus宣布了一項重大合作進展，與全球領先的電子設計自動化（EDA）及半導體知識產權（IP）企業Cadence楷登電子達成了全面合作協議。此次合作的核心聚焦于2納米（nm）GAA BSPDN制程技術，這是Rapidus首次公開提及的背面供電工藝。
BSPDN技術被視為半導體制造領域的一次革命性突破，它通過將芯片的供電結構從傳統的晶圓正面轉移到背面，大大簡化了供電路徑，并有效減少了電力路徑對信號傳輸的干擾，從而實現了平臺整體電壓與功耗的顯著降低。這一創新對于提升芯片性能和效率具有重要意義。
值得注意的是，Rapidus并非唯一一家布局BSPDN技術的芯片制造商。在此之前，全球三大先進制程企業——英特爾、臺積電和三星電子，均已明確規劃了各自的BSPDN節點。其中，英特爾計劃在2025年推出Intel 18A制程，臺積電則將于2026年下半年推出A16制程，而三星電子的SF2Z制程則預計于2027年實現量產。
除了2nm GAA BSPDN制程的合作外，Rapidus與Cadence還將在AI驅動參考設計流程構建方面展開深入合作。Cadence將提供包括HBM4、PCIe 7.0、224G SerDes等在內的先進IP組合，這些IP將被納入Rapidus為客戶提供的“定制化服務菜單”中，以滿足客戶多樣化的需求。
Rapidus的首席執行官小池淳義對此次合作表示高度贊賞：“與Cadence在2nm BSPDN技術上的攜手合作，使我們站在了半導體創新的前沿，這標志著我們在性能和效率方面實現了重大飛躍。通過結合雙方的專業知識，我們期待為共同客戶和整個行業制定新的技術標準，并創造變革性的解決方案。”
Cadence的總裁兼首席執行官Anirudh Devgan同樣對合作充滿期待：“與Rapidus在2nm GAA BSPDN技術上的廣泛合作，充分展示了Cadence AI驅動解決方案在解決實際問題和滿足客戶需求方面的實力。通過將Cadence先進的接口、存儲器IP技術以及參考流程與Rapidus的工藝技術相結合，我們正攜手為未來AI基礎設施的構建提供堅實的支持。”
Rapidus在同一天還宣布了與另一家EDA和IP庫巨頭Synopsys的合作，雙方將共同減少工藝和PDK變更對IP庫的影響，進一步提升芯片設計的效率和準確性。
