臺積電在新竹寶山工廠的2nm芯片試產進程傳來捷報，據最新消息透露，該批次的良率已突破60%，遠遠超出了公司內部預設的期望值。不僅如此，臺積電還計劃在明年上半年將2nm試產的步伐擴展至高雄工廠。
在半導體制造業中，達到70%甚至更高的良率是批量生產芯片的關鍵門檻。從臺積電目前的進展來看，在正式進入大規模量產之前，他們完全有信心將2nm芯片的良率提升至滿足量產要求的水平。
隨著2nm技術的逐步推進，其成本也隨之飆升。據透露，臺積電2nm晶圓的價格預計將超過3萬美元，與之相比，當前3nm晶圓的價格區間大約在1.85萬至2萬美元之間。這意味著，2nm工藝的成本將大幅提升。
然而，值得注意的是，臺積電的實際訂單報價并非一成不變，而是會根據具體的客戶和訂單量進行調整。因此，雖然3萬美元的報價被提及，但這只是一個大致的參考數字，實際價格可能因各種因素而有所不同。
回顧臺積電的發展歷程，從2004年發布90nm芯片至今，其晶圓報價經歷了顯著的增長。特別是當制程技術演進至10nm后，報價更是大幅躍升至6000美元。進入7nm和5nm制程時代后，報價更是突破了萬元大關，5nm晶圓的報價甚至高達16000美元。而這一切還未計入臺積電2023年6%的價格漲幅。
今年10月，高通和聯發科等芯片巨頭紛紛將旗艦產品轉向3nm工藝制程，這一轉變直接引發了相關終端產品的漲價潮。半導體行業專家預測，由于先進制程的報價居高不下，芯片制造商的成本壓力巨大，他們很可能會將這種壓力轉嫁給下游客戶或終端消費者。
在2nm制程節點上，臺積電將首次采用Gate-all-around FETs晶體管技術，并且N2工藝還將與NanoFlex技術相結合，為芯片設計師提供了更加靈活的設計選項。
與現有的N3E工藝相比，N2工藝在相同功率下預計能實現10%到15%的性能提升，或者在相同頻率下將功耗降低25%到30%。同時，晶體管密度也將得到15%的提升。
