第70屆IEEE國際電子設備年會（IEDM）將于2024年12月7日至11日在舊金山隆重召開。此次盛會，臺積電、IMEC、IBM和三星等眾多半導體巨頭的研究人員將齊聚一堂，共同分享垂直堆疊互補場效應晶體管（CFET）技術的最新研究突破。
盡管GAA FET技術尚未獲得業(yè)界大規(guī)模應用，但CFET技術已被視為下一代半導體技術的重要發(fā)展方向，并有望在未來實現更進一步的工藝尺寸微縮。
臺積電工程師將在會議上發(fā)表一篇關于CFET的論文，重點介紹在48nm柵距（相當于現有5nm工藝的標準）上制造的全功能單片CFET逆變器的卓越性能。該逆變器采用了堆疊式n型和p型納米片晶體管，并融入了背面觸點和互連技術，極大提升了器件的性能與設計靈活性。
實驗結果顯示，臺積電生產的CFET器件展現出高達1.2V的電壓傳輸特性以及僅74~76mV/V的亞閾值斜率，表明CFET在功耗方面表現優(yōu)異。這一架構為未來幾年性能和功耗效率的持續(xù)提升以及晶體管密度的增加指明了新方向。然而，臺積電也坦言，該技術目前尚未準備好用于商業(yè)生產。
與此同時，IBM和三星將展示一種“單片堆疊FET”，該研究提出了階梯結構的概念，通過設計底部FET通道比上方通道更寬，以降低堆棧高度，并減少高縱橫比工藝帶來的挑戰(zhàn)。
IMEC則將展示其在“雙排CFET”方面的研究成果，旨在進一步在垂直和水平方面擴展CFET的應用。IMEC認為，這種晶體管設計有望在7A級工藝節(jié)點中變得可行，并預測CFET將于2032年左右在A5節(jié)點進入主流領域。
CFET的概念最早由IMEC研究所于2018年提出，即在同一區(qū)域內垂直堆疊n型和p型晶體管。根據IMEC的路線圖，CFET有望在A5工藝節(jié)點（預計約2032年）實現廣泛量產，為半導體行業(yè)帶來新的變革。
